(54)【考案の名称】半導体モジュール

(73)【実用新案権者】住友電気工業株式会社

(72)【考案者】【考案者】

[fig000002]
【選択図】図2

【概要説明】

【分野】

【0001】
本考案は、半導体モジュールに関する。

【従来の技術】

【0002】
半導体モジュールの一例として、特許文献1に開示されているように、直列接続されたトランジスタを含む半導体回路と、半導体回路を搭載する基板と、基板に搭載された半導体回路を収容する樹脂ケースとを備えた半導体モジュールが知られている。半導体回路の一例は、インバータ回路といった電力変換回路である。このような半導体モジュールでは、樹脂ケース内の上記半導体回路に正及び負の電圧を印可するための2つの主端子と共に、半導体回路から出力電圧を取り出すための主端子が樹脂ケースから外部に引き出されている。これらの3つの主端子のうちケース外部に導出された部分は、半導体モジュールの使用時には、ケース上面に沿って折り曲げられている。
【0003】

【効果】

【0007】
本考案によれば、インダクタンスの低減が可能な半導体モジュールを提供できる。
【図面の簡単な説明】
【0008】
【図1】図1は、一形態に係る半導体モジュールを模式的に示した斜視図である。
【図2】図2は、図1のII―II線に沿った断面構成の模式図である。
【図3】図3は、図1に示した半導体モジュールが有する、第1及び第2トランジスタを搭載した絶縁基板の一例の平面図である。
【図4】図4は、図1に示した半導体モジュールの等価回路を示す図面である。
【図5】図5は、他の形態に係る半導体モジュールを模式的に示した斜視図である。
【図6】図6は、図5のVI−VI線に沿った断面構成の模式図である。
【図7】図7は、図5のVII−VII線に沿った断面構成の模式図である。
【図8】図8は、図5に示した半導体モジュールが有する、第1及び第2トランジスタを搭載した絶縁基板の一例の平面図である。

【0009】
[本願考案の実施形態の説明]
最初に、本願考案の実施形態の内容を列記して説明する。(1)本考案の一側面に係る半導体モジュールは、基板と、基板に搭載される第1トランジスタであって、第1主電極、第2主電極及び制御電極を有する第1トランジスタと、基板に搭載される第2トランジスタであって、第3主電極、第4主電極及び制御電極を有する第2トランジスタと、基板に搭載された第1及び第2トランジスタを収容するケースと、板状の第1〜第3主端子と、を備え、第2主電極と第3主電極とは、電気的に接続されており、第1主端子の一端は、ケース内において第1主電極に電気的に接続されており、第2主端子の一端は、ケース内において第4主電極に電気的に接続されており、第3主端子の一端は、ケース内において第2主電極及び第3主電極に電気的に接続されており、第1〜第3主端子は、ケースから外部に導出された第1〜第3導出部を有し、第1〜第3導出部が基板の板厚方向に直交する基準面に対して平行に折り曲げられた状態において、基準面に対する、第1〜第3導出部それぞれの上面の高さのうち少なくとも一つの高さが、他の高さと異なっている。
【0010】
上記構成では、ケース内に収容された第1及び第2トランジスタは直列接続されていることになる。そして、第1主電極に第1主端子が電気的に接続され、第4主電極に第2主端子が電気的に接続されている。第2主電極及び第3主電極は第3主端子に電気的に接続されていることから、第1及び第2トランジスタの接続部に第3主端子が接続されていることになる。第1〜第3主端子の第1〜第3導出部はケース外部に位置するので、第1〜第3主端子を利用して第1及び第2トランジスタに電力を供給可能であると共に、例えば、第1及び第2トランジスタの制御電極に供給される制御信号に応じた出力電圧を取り出すことも可能である。
【0011】
半導体モジュールを使用する際等には、第1〜第3導出部は基板の板厚方向に直交する面に平行に折り曲げられる。このように第1〜第3導出部が折り曲げられた状態で、上記基準面に対する、第1〜第3導出部それぞれの上面の高さのうち少なくとも一つの高さは、他の高さと異なっている。これにより、第1〜第3導出部の少なくとも一つの導出部は短くなるので、半導体モジュールにおけるインダクタンスを低減できる。
【0012】
以下では、折り曲げられた第1〜第3導出部の基準面に対する高さを、単に、第1〜第3導出部の高さと称する場合もある。
【0013】
(2)一形態において、第1〜第3主端子は、第1主端子、第2主端子及び第3主端子の順に配置されており、基準面に対する、第1及び第3導出部の上面の高さが、第2導出部の上面の高さより低くてもよい。
【0014】
第1〜第3主端子がこの順に配置されており且つ第1〜第3導出部の基準面に対する高さが同じであると、例えば、第1主端子を介して、第1トランジスタの第1主電極に正電圧を印加し、第2主端子を介して第2トランジスタの第4主電極に負電圧を印加して、半導体モジュールを駆動した際、第1主端子から第3主端子に流れる電流経路のインダクタンスが増加することになる。これに対して、上記構成では、第1トランジスタの第1主電極に電気的に接続される第1主端子と、第1トランジスタ及び第2トランジスタの接続部に電気的に接続される第3主端子とを短くすることができることから、第1主端子から第3主端子に流れる電流経路のインダクタンスを低減できる。また、上記構成では、第1〜第3導出部において隣接する導出部の高さが異なるので、隣接する導出部の沿面距離及び空間距離を確保できる。換言すれば、隣接する導出部の絶縁距離を確保できる。
【0015】
(3)一形態において、第1及び第2主端子は対向配置されており、第3主端子は、第1及び第2主端子の配置方向に対して側方に位置すると共に、配置方向において、第1及び第2主端子の間に配置されていてもよい。
【0016】
このような構成では、第1〜第3主端子をより省スペースに配置でき、結果として、半導体モジュールの小型化を図ることができる。
【0017】
(4)一形態において、第3主端子は、上記配置方向において、第1及び第2主端子間の中央に位置してもよい。この場合、半導体モジュールを駆動した際に、第1主端子から第3主端子に流れる電流経路におけるインダクタンスと、第3主端子から第2主端子に流れる電流経路におけるインダクタンスとが等しくなりやすい。
【0018】
(5)一形態において、上記配置方向において第1及び第2導出部の間に配置方向と交差する方向に延びる溝がケースに形成されていてもよい。この場合、第1及び第2導出部の間の沿面距離を確保可能である。
【0019】
(6)一形態において、上記第1主電極は、ドレイン又はコレクタ電極であり、前記第2主電極は、ソース又はエミッタ電極であり、前記制御電極は、ゲート電極であってもよい。
【0020】
(7)一形態において、上記基準面は、ケースの底面であってもよい。
【0021】
[本願考案の実施形態の詳細]
本考案の実施形態に係る半導体モジュールの具体例を、以下に図面を参照しつつ説明する。本考案はこれらの例示に限定されるものではなく、実用新案登録請求の範囲によって示され、実用新案登録請求の範囲と均等の意味及び範囲内でのすべての変更が含まれることが意図される。図面を参照して本考案の実施形態について説明する。図面の説明において、同一要素には同一符号を付し、重複する説明を省略する。図面の寸法比率は、説明のものと必ずしも一致していない。
【0022】
図1〜図3に示したように、半導体モジュール1は、複数(図3では2つ)の第1トランジスタ10と、複数(図3では2つ)の第2トランジスタ20と、絶縁基板30と、第1主端子41、第2主端子42及び第3主端子43と、ケース50とを備えている。図2において、絶縁基板30の断面は、図3におけるIII−III線に沿った断面に対応する。
【0023】
図3に示したように、複数の第1及び第2トランジスタ10,20を備えた形態について説明するが、第1及び第2トランジスタ10,20の数は1以上であればよい。
【0024】
一形態において、半導体モジュール1は、例えば、モータ及び電力変換装置などに適用されるパワー半導体モジュールである。半導体モジュール1の一例は、インバータ回路である。
【0025】
説明のために、図1に示したように、絶縁基板30の板厚方向をZ方向と称し、Z方向に直交する2つの方向をX方向及びY方向と称す場合もある。X方向及びY方向は互いに直交する。
【0026】
半導体モジュール1では、第1及び第2トランジスタ10,20がケース50内部に収容されており、第1及び第2トランジスタ10,20と電気的に接続される第1〜第3主端子41,42,43がケース50の外部に導出されている。
【0027】
第1〜第3主端子41,42,43は板状の導電部材(導電板)であり、例えば、バスバーである。第1〜第3主端子41〜43において、ケース50から導出されている第1〜第3導出部411,421,431には、第1〜第3主端子41〜43に外部接続端子を接続するために、ボルトの挿通孔41a,42a,43aが形成されている。
【0028】
図1では、第1〜第3主端子41,42,43が、絶縁基板30の板厚方向(Z方向)に直交する基準面Pに平行に折り曲げられた状態を図示している。基準面Pは、例えば、絶縁基板30の板厚方向(Z方向)に直交する面であれば特に限定されない。基準面Pについては、後ほど詳述する。
【0029】
図2及び図3に示したように、第1及び第2トランジスタ10,20は、絶縁基板30の表面30a上に搭載されている。トランジスタの例は、MOS−FET(metal-oxide-semiconductor field-effect transistor)及び絶縁ゲートバイポーラトランジスタ(Insulated Gate Bipolar Transistor、IGBT)を含む。トランジスタに含まれる半導体の例は、Si及びワイドバンドギャップ半導体を含む。ワイドバンドギャップ半導体の例は、SiC、GaN及びダイアモンドを含む。以下、特に断らない限り、第1及び第2トランジスタ10,20は、MOS−FETである。
【0030】
第1トランジスタ10は、表面にゲート電極(制御電極)11及びソース電極(第2主電極)12と、裏面にドレイン電極(第1主電極)13とが形成された縦型トランジスタである。同様に、第2トランジスタ20は、表面にゲート電極(制御電極)21及びソース電極(第4主電極)22と、裏面にドレイン電極(第3主電極)23とが形成された縦型トランジスタである。図2及び図3では、第1及び第2トランジスタ10,20を模式的に示している。第1及び第2トランジスタ10,20が上記のように縦型トランジスタである形態について説明するが、第1及び第2トランジスタ10,20は縦型に限定されない。
【0031】
絶縁基板30の材料の例は、AlN、SiN及びAlを含む。絶縁基板30の表面30aには、配線パターン60が形成されている。配線パターン60の材料の例は銅である。第1及び第2トランジスタ10,20は、配線パターン60に導線を介して電気的に接続されている。導線の例は、ワイヤ及びリボンを含むが、以下では導線としてワイヤを例示して説明する。
【0032】
一形態において、絶縁基板30の表面30aは、第1基板領域31a及び第2基板領域31bを含み得る。第1基板領域31aには、配線パターン60として、ゲートパターン61a、ソースパターン62a、ドレインパターン63aが設けられている。ドレインパターン63a上には、ドレイン電極13が電気的に接続するように、第1トランジスタ10が搭載されている。第1トランジスタ10のゲート電極11は、ワイヤを介して、ゲートパターン61aに接続されており、ソース電極12は、別のワイヤを介して、ソースパターン62aに接続されている。
【0033】
ゲートパターン61aは、ワイヤを介して補助パターン64aに接続されている。ソースパターン62aは、ワイヤを介して、補助パターン64bに接続されている。ドレインパターン63aは、絶縁基板30の縁部(図3では、長手方向に延びる縁部)32aに設けられた第1主端子用パターン65aに、ワイヤを介して接続されている。
【0034】
補助パターン64a,64b及び第1主端子用パターン65aも配線パターン60の一部を構成している。
【0035】
一形態において、ドレインパターン63a上には、カソード電極71が電気的に接続されるように、少なくとも一つのダイオード70が搭載されていてもよい。この場合、ダイオード70のアノード電極72は、ワイヤを介して、ソースパターン62aに接続される。ダイオード70の例は、ショットキーバリアダイオードである。このような接続形態では、ダイオード70は、ドレインパターン63a上に搭載された第1トランジスタ10に対して還流ダイオードとして機能する。
【0036】
第2基板領域31bにも、配線パターン60として、ゲートパターン61b、ソースパターン62b、ドレインパターン63bが設けられている。ドレインパターン63b上には、ドレイン電極23が電気的に接続するように、第2トランジスタ20が搭載されている。第2トランジスタ20のゲート電極21は、ワイヤを介して、ゲートパターン61bに接続されており、ソース電極22は、別のワイヤを介して、ソースパターン62bに接続されている。
【0037】
ゲートパターン61bは、ワイヤを介して補助パターン64cに接続されている。ソースパターン62bは、ワイヤを介して、補助パターン64dに接続されると共に、別のワイヤを介して絶縁基板30の縁部32aに設けられた第2主端子用パターン65bに接続されている。ドレインパターン63bは、ワイヤを介して、ソースパターン62aに接続されると共に、別のワイヤを介して、絶縁基板30の縁部32aに設けられた第3主端子用パターン65cに接続されている。
【0038】
補助パターン64c,64dと、第2及び第3主端子用パターン65b,65cも配線パターン60の一部を構成している。
【0039】
一形態において、ドレインパターン63b上には、カソード電極71が電気的に接続されるように、少なくとも一つのダイオード70が搭載されていてもよい。この場合、ダイオード70のアノード電極72は、ワイヤを介して、ソースパターン62bに接続される。このような接続形態では、ドレインパターン63b上のダイオード70は、第2トランジスタ20に対して還流ダイオードとして機能する。
【0040】
第1〜第3主端子用パターン65a,65b,65cは、縁部32aに沿って、第3主端子用パターン65c、第2主端子用パターン65b及び第1主端子用パターン65aの順に配置されている。第1〜第3主端子用パターン65a,65b,65cにはそれぞれ、第1〜第3主端子41,42,43の一端が、例えば、ハンダ又は導電性接着剤で接合されている。図3では、説明のために、第1〜第3主端子用パターン65a,65b,65c上に対応する第1〜第3主端子41〜43を接合した状態において、絶縁基板30をZ方向からみた場合における第1〜第3主端子41,42,43を模式的に示している。
【0041】
第1〜第3主端子41〜43は、絶縁基板30の板厚方向(Z方向)に延在するように、第1〜第3主端子用パターン65a,65b,65c上に設けられている。安定して第1〜第3主端子41,42,43を第1〜第3主端子用パターン65a,65b,65cに接合するために、第1〜第3主端子41,42,43の絶縁基板30側の端部は、L字状に折り曲げられていてもよい。第1〜第3主端子41〜43は、第1〜第3主端子41〜43におけるZ方向に延在する部分の板厚方向が、第1〜第3主端子41〜43の配置方向(図3において、縁部32aの延在方向)に略直交するように、第1〜第3主端子用パターン65a,65b,65c上に設けられている。
【0042】
上記絶縁基板30上の構成では、複数の第1トランジスタ10は並列接続されており、複数の第2トランジスタ20は並列接続されている。そして、並列接続された複数の第1トランジスタ10と、並列接続された第2トランジスタ20とが直列接続されている。また、第1主端子41は、第1主端子用パターン65a及びドレインパターン63aを介して、第1トランジスタ10のドレイン電極13に電気的に接続されている。第2主端子42は、第2主端子用パターン65b及びソースパターン62bを介して、第2トランジスタ20のソース電極22に電気的に接続されている。第3主端子43は、第3主端子用パターン65c、ドレインパターン63b及びソースパターン62aを介して、第2トランジスタ20のドレイン電極23及び第1トランジスタ10のソース電極22に電気的に接続されている。
【0043】
図1及び図2に示したように、ケース50は、枠体51と、蓋体52と、搭載板53と、を有する。これら枠体51及び蓋体52は、例えば、熱硬化性樹脂又は熱可塑性樹脂を用いた成型により製造され得る。搭載板53の材料の例は、銅といった金属である。搭載板53は、放熱板として機能してもよい。
【0044】
枠体51は、台部511と、側壁512と、端子支持部513とを有する。一形態において、台部511、側壁512及び端子支持部513は、一体的に成形されている。台部511は、枠状を呈しており、絶縁基板30の周囲を囲む。側壁512は、台部511の開口を画成する縁部から立設されており、4つの側壁512a,512b,512c,512dを有する。
【0045】
端子支持部513は、側壁512bの外側の台部511上に設けられており、端子支持部513は、制御端子81,82,83,84を支持している。一形態において、制御端子81〜84は、その一部が端子支持部513にインサートされている。
【0046】
各制御端子81〜84の一端は、端子支持部513から上方に突出していると共に、各制御端子81〜84の他端は、ケース50の内面の段差部(ケース50内側の台部511上)に露出するように設けられている。制御端子81〜84のそれぞれは、段部状に設けられた他端に、ワイヤを介して、補助パターン64a、補助パターン64b、補助パターン64c及び補助パターン64dに接続されている。図2では、制御端子81と、補助パターン64aとのワイヤによる接続例を模式的に図示している。
【0047】
これにより、制御端子81及び制御端子83を利用して、第1トランジスタ10のゲート電極11及び第2トランジスタ20のゲート電極21に第1及び第2トランジスタ10,20を制御する制御信号を入力可能になっている。更に、制御端子82及び制御端子84を利用して、第1及び第2トランジスタ10,20のソース電極12,22のソース電位を取得可能となっている。このように、取得し得るソース電位は、例えば、第1及び第2トランジスタ10,20を制御する制御信号の生成に利用され得る。
【0048】
蓋体52は、枠体51の上部開口(側壁512a〜512dの上面で画成される開口)を閉じるように枠体51に取り付けられ得る。この蓋体52の上面には、第1〜第3主端子41〜43に対応して挿通孔52a及びナット収容孔52bが形成されている。
【0049】
各挿通孔52aは、対応する第1〜第3主端子41〜43を、ケース50内から引き出すための孔である。ナット収容孔52bは、第1〜第3主端子41〜43の第1〜第3導出部411,421,431に外部接続端子をボルト及びナットで固定し、第1〜第3導出部411,421,431を基準面Pに平行に折り曲げた際に、ナットを収容する孔である。
【0050】
第1〜第3導出部411,421,431を基準面Pに平行に折り曲げるとは、第1〜第3導出部411,421,431の上面411a,421a,431aが基準面Pに平行になるように、第1〜第3導出部411,421,431を折り曲げるという意味である。一形態において、第1〜第3導出部411,421,431を基準面Pに平行に折り曲げることは、第1〜第3導出部411,421,431を蓋体52の上面に沿って折り曲げることに対応する。
【0051】
蓋体52において、折り曲げられた第1及び第3導出部411,431と当接する領域は、折り曲げられた第2導出部421と当接する領域より薄肉となっている。換言すれば、蓋体52において、第2導出部421と当接する領域は、第1及び第3導出部411,431と当接する領域に対して凸状を呈する。このような蓋体52は、例えば、蓋体52において第2導出部421と当接する部分を凸状に形成することで製造され得る。
【0052】
半導体モジュール1は、例えば、次のようにして製造され得る。配線パターン60が形成された絶縁基板30上に第1及び第2トランジスタ10,20を搭載し、ワイヤを利用して所定の配線を施す。半導体モジュール1がダイオード70を備える場合は、ダイオード70も絶縁基板30に搭載する。第1及び第2トランジスタ10,20が搭載された絶縁基板30を、搭載板53上に搭載する。絶縁基板30を搭載する前又は搭載した後に、第1〜第3主端子41,42,43を、対応する第1主端子用パターン65a、第2主端子用パターン65b及び第3主端子用パターン65cに、例えば、ハンダ又は導電性接着剤を利用して接続する。
【0053】
その後、搭載板53を、枠体51の下部開口(台部511の下部開口)を塞ぐように、枠体51に固定する。固定方法は、接着剤を利用しても良いし、或いは、ネジ止めでもよい。続いて、制御端子81〜84と対応する補助パターン64a〜64dとをワイヤによって接続する等の所定の配線を行う。その後、蓋体52を枠体51に取り付けることによって、半導体モジュール1が完成する。
【0054】
半導体モジュール1を使用する際には、第1〜第3主端子41〜43及び各制御端子81〜84に、外部接続端子を接続する。第1〜第3主端子41〜43に外部接続端子を接続した後、第1〜第3主端子41〜43は、蓋体52の上面に沿って折り曲げておく。従って、使用時に、第1〜第3主端子41〜43の第1〜第3導出部411,421,431は屈曲されている。
【0055】
上記構成の半導体モジュール1は、図4に示した等価回路で表されるように、一相のインバータ回路に対応する。図4に示したインバータ回路において、上アームのトランジスタTr1は、半導体モジュール1において、並列接続されている第1トランジスタ10に対応する。下アームのトランジスタTr2は、半導体モジュール1において、並列接続されている第2トランジスタ20に対応する。
【0056】
図4では、ダイオードD1,D2を備えた形態を示しているが、ダイオードD1は、ドレインパターン63aに搭載されていると共に、並列接続されているダイオード70に対応する。同様に、ダイオードD2は、ドレインパターン63bに搭載されていると共に、並列接続されているダイオード70に対応する。また、インバータ回路における端子t1,t2,t3は、それぞれ第1〜第3主端子41,42,43に対応し、端子t4,t5,t6,t7は、制御端子81〜84に対応する。
【0057】
半導体モジュール1の構成では、図2に示したように、第1〜第3導出部411,421,431を折り曲げた状態において、第1及び第3導出部411,431の上面411a,431aの基準面Pに対する高さ(基準面Pからの距離)H1,H3が、第2導出部421の上面421aの基準面Pに対する高さ(基準面Pからの距離)H2と異なる。具体的には、基準面Pに対して、上面411a,431aの高さH1,H3は、上面421aの高さH2より低い。
【0058】
基準面Pは、絶縁基板30の板厚方向に直交する面であり、第1〜第3導出部411,421,431の上面411a,421a,431aの高さを比較するための基準とする面である。基準面Pは、絶縁基板30の表面30a(配線パターン60を形成する前の面)若しくは裏面30b又は搭載板53の表面(絶縁基板30が搭載される面)若しくは裏面であり得る。図2では、ケース50の底面に対応する搭載板53の裏面が基準面である場合を例示している。
【0059】
高さH1,H3が高さH2と異なっていることから、半導体モジュール1では、第1〜第3導出部411,421,431において隣接する第1〜第3導出部411,421,431間の沿面距離及び空間距離を長くすることができ、第1〜第3導出部411,421,431間の絶縁距離が確保できている。その結果、半導体モジュール1の小型化及び高耐圧化を図っても隣接する第1〜第3導出部411,421,431間における短絡(又は絶縁破壊)を防止できる。換言すれば、半導体モジュール1の構成は、半導体モジュール1の小型化及び高耐圧化に資する。
【0060】
特に、第1及び第2トランジスタ10,20がワイドバンドギャップ半導体(例えば、SiC)を含む場合、オン抵抗の低減が実現されて来るにつれて、半導体モジュールの小型化及び高耐圧化が図れてきているので、沿面距離及び空間距離の確保が容易な半導体モジュール1の構成が有効である。
【0061】
上記沿面距離及び空間距離における「距離」は隣接する第1〜第3導出部411,421,431において最も近接している部分間の距離を意味する。
【0062】
第1及び第3導出部411,431の高さH1,H3が低くなっていることから、第1及び第3主端子41,43自体の長さが短くなっている。その結果、半導体モジュール1におけるインダクタンスが抑制されている。
【0063】
第3主端子43、第2主端子42及び第1主端子41の順に3つの主端子を配置した場合において、仮に、第1〜第3導出部411,421,413の高さH1〜H3が全て同じであれば、図4に示したインバータ回路において、端子t1と端子t3との間の電流経路が、端子t3と端子t2との間の電流経路より長くなる。その結果、図4に示したインバータ回路における主回路(端子t4〜t7以外の部分)において、上アーム側のインダクタンスが、下アーム側のインダクタンスより大きくなる。
【0064】
これに対して、半導体モジュール1では、第3導出部431の上面431a及び第1導出部411の上面411aの高さH3,H1が第2導出部421の上面421aの高さH1より低くなっている。そのため、第1及び第3主端子41,43を短くできるので、半導体モジュール1において(具体的には、等価回路において)、端子t1から端子t3への電流経路を短くできている。その結果、上アーム側のインダクタンスがより小さくなり、結果として、沿面距離及び空間距離を確保しながら、半導体モジュール1の低インダクタンスを図ることができている。
【0065】
(第2実施形態)
第2実施形態に係る半導体モジュール2は、図5〜図8に示すように、半導体モジュール1と同様に、複数(図8では、2つ)の第1トランジスタ10と、複数(図8では2つ)の第2トランジスタ20と、絶縁基板30と、第1〜第3主端子41〜43と、ケース90を備えている。説明の簡略化のために、第1実施形態と同様に定義されたX方向、Y方向及びZ方向を使用する場合もある。図6において、絶縁基板30の断面は、図8におけるVI−VI線に沿った断面に対応し、図7において、絶縁基板30の断面は、図8におけるVII−VII線に沿った断面に対応する。
【0066】
図8に示したように、複数の第1及び第2トランジスタ10,20を備えた形態について説明するが、第1及び第2トランジスタ10,20の数は、第1の実施形態の場合と同様に、1以上であればよい。
【0067】
半導体モジュール2の構成は、第1〜第3主端子41〜43の配置関係が異なる点で、図1に示した半導体モジュール1の構成と主に相違する。この相違点を中心にして、半導体モジュール2について説明する。
【0068】
図5に示したように、半導体モジュール2では、第1及び第2主端子41,42は、第1主端子41と第2主端子42とが対向するようにY方向に配置されている。第3主端子43は、Y方向において第1主端子41と第2主端子42との間に配置され、且つ、第1主端子41と第2主端子42に対して側方に配置されている。一形態において、第3主端子43は、Y方向における第1主端子41と第2主端子42との中央に配置されている。
【0069】
第1〜第3主端子41〜43を上記のように配置するために、絶縁基板30の表面30a上には、図8に示したように、配線パターン100として、ドレインパターン101、ドレインパターン102及びソースパターン103と、補助パターン64a,64b,64c,64dとを有する。
【0070】
ドレインパターン101は、第1領域101aと、第1領域101aに一体的に連結された第2領域101bとを有する。同様に、ドレインパターン102は、第1領域102aと、第1領域102aに一体的に連結された第2領域102bとを有する。ここでは、ドレインパターン101,102それぞれを2つの領域に分けて説明しているが、第1領域101a,102a及び第2領域101b,102bは説明の便宜のためである。
【0071】
ソースパターン103と、第2領域102bと、第2領域101bとは、絶縁基板30の縁部32b(図8に示した形態では、短辺方向に延在する縁部)に沿ってこの順に配置されている。
【0072】
一形態において、補助パターン64a〜64dは、絶縁基板30の縁部32bと反対側(縁部32c側)に配置されている。
【0073】
ドレインパターン101の第1領域101aには、ドレイン電極13が電気的に接続するように、第1トランジスタ10が搭載されている。第1トランジスタ10のゲート電極11は、ワイヤを介して、補助パターン64aに接続されている。ソース電極12は、ワイヤを介して、ドレインパターン102に接続されていると共に、別のワイヤを介して補助パターン64bに接続されている。
【0074】
一形態において、第1領域101a上には、カソード電極71が電気的に接続されるように、ダイオード70が搭載されていてもよい。この場合、ダイオード70のアノード電極72は、ワイヤを介して、ドレインパターン102に接続されると共に、別のワイヤを介して補助パターン64bに接続される。このような接続形態では、ダイオード70は、ドレインパターン101上に搭載された第1トランジスタ10に対して還流ダイオードとして機能する。
【0075】
ドレインパターン102の第1領域102a上には、ドレイン電極23が電気的に接続するように、第2トランジスタ20が搭載されている。第2トランジスタ20のゲート電極21は、ワイヤを介して、補助パターン64cに接続されている。ソース電極22は、ワイヤを介して、ソースパターン103に接続されると共に、別のワイヤを介して補助パターン64dに接続されている。
【0076】
一形態において、第1領域102a上には、カソード電極71が電気的に接続されるように、ダイオード70が搭載されていてもよい。この場合、第1領域102a上のダイオード70のアノード電極72は、ワイヤを介して、ソースパターン103に接続されると共に、別のワイヤを介して補助パターン64dに接続される。このような接続形態では、ダイオード70は、ドレインパターン102上に搭載された第2トランジスタ20に対して還流ダイオードとして機能する。
【0077】
第2実施形態では、第2領域101b、ソースパターン103及び第2領域102bそれぞれに第1主端子41、第2主端子42及び第3主端子43が、図5を利用して説明した配置関係を有するように配置される。従って、第2領域101b、ソースパターン103及び第2領域102bは、第1実施形態における第1主端子用パターン65a、第2主端子用パターン65b及び第3主端子用パターン65cとしても機能している。図8では、説明のために、第2領域101b、ソースパターン103及び第2領域102b上に対応する第1〜第3主端子41〜43を接合した状態において、絶縁基板30をZ方向からみた場合における第1〜第3主端子41,42,43を模式的に示している。
【0078】
第2領域101b、ソースパターン103及び第2領域102bへの第1〜第3主端子41〜43の接合方法は、第1実施形態における第1〜第3主端子41〜43の第1〜第3主端子用パターン65a〜65cへの接合方法と同様とし得るので説明を省略する。
【0079】
ケース90は、枠体91、蓋体92、及び搭載板53を有する。これら枠体91及び蓋体92は、例えば、熱硬化性樹脂又は熱可塑性樹脂を用いた成型により製造され得る。
【0080】
図5〜図7に示したように、枠体91は、台部911と、側壁912と、端子支持部913と、主端子台914とを有する。一形態において、台部911と、側壁912と、端子支持部913と、主端子台914は、一体的に成形されている。
【0081】
台部911は、枠状を呈しており、絶縁基板30の周囲を囲む。側壁912は、台部911の開口を画成する縁部から立設されており、4つの側壁912a,912b,912c,912dを有する。図6に示したように、側壁912aの上面は、側壁912b〜912dの上面より低くなっている。
【0082】
端子支持部913は、側壁912bの外側の台部911上に設けられており、制御端子81,82,83,84を支持している。一形態において、図6に示したように、制御端子81〜84は、その一部が端子支持部913にインサートされている。
【0083】
各制御端子81〜84の端子支持部913への取付状態及び各制御端子81〜84と、補助パターン64a〜64dへの接続方法は、第1実施形態において、各制御端子81〜84の端子支持部513への取付状態と補助パターン64a〜64dへの接続方法と同様とし得る。
【0084】
よって、第1実施形態と同様に、制御端子82及び制御端子84を利用して、第1トランジスタ10のゲート電極11及び第2トランジスタ20のゲート電極21に第1及び第2トランジスタ10,20を制御する制御信号を入力可能になっている。更に、制御端子81及び制御端子83を利用して、第1及び第2トランジスタ10,20のソース電極12,22のソース電位を取得可能である。このように、取得し得るソース電位は、例えば、第1及び第2トランジスタ10,20を制御する制御信号の生成に利用され得る。
【0085】
主端子台914は、側壁912aの外側の台部911上に設けられている。主端子台914の上面は側壁912aの上面と同じ高さである。第3主端子43の第3導出部431が折り曲げられた際に第3導出部431を受けられるように、主端子台914及び側壁912aの上面には凹部が形成されている。この凹部の深さは、例えば、第3導出部431の板厚と同じか板厚より長ければよい。
【0086】
蓋体92は、枠体91の上部開口(側壁912a〜912dで画成される開口)を閉じるように枠体91に取り付けられ得る。主端子台914及び側壁912aの上面に凹部が形成されていることから、凹部の底面と蓋体92との間に開口が形成されることになる。この開口から第3主端子43がケース90に引き出される。主端子台914(具体的には凹部の底面)には、第1実施形態におけるナット収容孔92bに対応するナット収容孔914aが形成されている。
【0087】
蓋体92の上面には、第1及び第2主端子41,42に対応した挿通孔92a及びナット収容孔92bが形成されている。挿通孔92a及びナット収容孔92bは、挿通孔52a及びナット収容孔52bに対応する。よって、挿通孔92a及びナット収容孔92bの説明を省略する。
【0088】
一形態において、図5に示したように、蓋体92の上面における第1主端子41と第2主端子42との間には、溝94が形成されていてもよい。溝94は、第1主端子41と第2主端子42の配置方向(Y方向)と交差方向に延在している。図5では、溝94が、Y方向に直交するX方向に延在する場合を例示している。
【0089】
半導体モジュール2は、例えば、次のようにして製造され得る。搭載板53を、枠体91の下部開口(台部911の下部開口)を塞ぐように、枠体91に固定するまでの工程は、第1実施形態と同様であるため説明を省略する。搭載板53を枠体91に固定した後、制御端子81,82,83,84と対応する補助パターン64a,64b,64c,64dとをワイヤによって接続する等の所定の配線を行う。また、第3導出部431を主端子台914側に折り曲げておく。その後、蓋体92を枠体91に取り付けることによって、半導体モジュール2が完成する。
【0090】
上記構成の半導体モジュール2は、半導体モジュール1と同様に、図4に示した一相のインバータ回路に対応する。
【0091】
半導体モジュール2を使用する際、すなわち、第1〜第3主端子41〜43に外部接続端子を接続した際に、第1〜第3導出部411,421,431を折り曲げておくことは第1実施形態と同様である。第1導出部411は、第2導出部421側に、基準面Pに平行になるように折り曲げられ、第2導出部421は、第1導出部411側に、基準面Pに平行になるように折り曲げられる。また、半導体モジュール2では、第3導出部413は、主端子台914側に、基準面Pに対して平行になるように折り曲げられる。
【0092】
基準面Pの定義は、第1実施形態と同様であり、図6及び図7では、ケース90の底面に対応する搭載板53の裏面が基準面Pの場合を例示している。
【0093】
半導体モジュール2では、基準面Pに対する第1及び第2主端子41,42の第1及び第2導出部411,421の上面411a,421aの高さH1,H2より、第3主端子43の第3導出部431の上面431aの高さH3が低くなっている。そのため、第3主端子43の長さを短くできるので、半導体モジュール2のインダクタンスを低減できる。
【0094】
また、第1〜第3主端子41〜43の配置では、第1及び第3主端子41,43を近くに配置でき、且つ、第3主端子43を短くできることから、図4に示したインバータ回路において端子t1から端子t3に流れる電流経路でのインダクタンスを低減可能である。その結果、半導体モジュール2の低インダクタンス化を図ることができる。
【0095】
半導体モジュール2では、第1及び第2主端子41,42は、第1主端子41と第2主端子42とが対向するようにY方向に配置されている。第3主端子43は、第1及び第2主端子41,42の配置方向(Y方向)において第1主端子41と第2主端子42との間に配置され、且つ、第1主端子41と第2主端子42に対して側方に配置されている。このような配置関係では、第1〜第3主端子41〜43をより省スペースに配置できるので、半導体モジュール2の小型化を図ることできている。
【0096】
第1〜第3主端子41〜43の配置において、第3導出部431の高さH3が、第1及び第2導出部411,421の高さH1,H2より低くなっているので、第3導出部431と、第1及び第2導出部411,421との間の沿面距離及び空間距離を確保できている。また、第1主端子41及び第2主端子42を例えば図8に示したように絶縁基板30の対向する縁部の近傍に配置することで、それらの間に一定の沿面距離及び空間距離を確保可能である。このように、第1〜第3導出部411,421,431の間の沿面距離及び空間距離を確保できることの作用効果は、第1実施形態の場合と同様である。
【0097】
第3主端子43が、Y方向において、第1及び第2主端子41,42の中央に配置されている形態では、図4のインバータ回路において、端子t1から端子t3への電流経路のインダクタンスと、端子t3から端子t2への電流経路のインダクタンスが等しくなりやすい。
【0098】
蓋体92に溝94が形成されている形態では、溝94により第1及び第2導出部411,421との間の沿面距離を更に確保できる。第1及び第2導出部411,421の絶縁には沿面距離がより影響するため、上記のように沿面距離を確保することで、第1及び第2導出部411,421の絶縁を図りながらそれらをより近くに配置できる。その結果、更に半導体モジュール2の小型化を図ることが可能である。
【0099】
以上、本考案の種々の実施形態について説明したが、本考案は、これまで説明した種々の形態に限定されるものではなく、考案の趣旨を逸脱しない範囲で種々の変更が可能である。例えば、第1〜第3導出部411,421,431の高さH1〜H3は、何れか一つの高さが他の高さと異なっていればよい。そのため、高さH1〜H3の全ての高さが異なっていてもよい。高さH2が高さH1,H3と異なっていてもよい。上記実施形態では、半導体モジュール1,2の例としてインバータ回路を例示したが、半導体モジュール1,2は、インバータ回路に限定されない。半導体モジュール1,2は、電力変換回路であり得る。
【0100】
第1〜第3主端子41〜43の絶縁基板30への接合方法及び第1トランジスタ10及び第2トランジスタ20の接続方法は、例示したものに限定されない。例えば、第1〜第3主端子41〜43は、制御端子81〜84と同様に、第1〜第3主端子41〜43のケース50の内側の端部がケース内に露出するようにケースの一部で支持されていてもよい。この場合、例えば、第1〜第3主端子41〜43のケース内側端部と、第1及び第2トランジスタ10,20の所定の電極とを導線で接続してもよい。
【0101】
第1及び第2トランジスタ10,20がMOS−FETである形態を主に説明したが前述したように、第1及び第2トランジスタ10,20は、IGBTであってもよい。第1及び第2トランジスタ10,20がIGBTである形態では、MOS−FETでの説明において、「ドレイン」を「コレクタ」と読み替え、「ソース」を「エミッタ」と読み替えればよい。例えば、MOS−FETにおけるドレイン電極は、IGBTにおけるコレクタ電極に対応し、ソース電極は、IGBTにおけるエミッタ電極に対応する。同様に、ドレインパターン及びソースパターンは、第1及び第2トランジスタ10,20がIGBTである形態では、コレクタパターン及びエミッタパターンに対応する。
【0102】
10…第1トランジスタ、11…ゲート電極(制御電極)、12…ソース電極(第2主電極)、13…ドレイン電極(第3主電極)、20…第2トランジスタ、21…ゲート電極(制御電極)、22…ソース電極(第4主電極)、23…ドレイン電極(第3主電極)、30…絶縁基板(基板)、41…第1主端子、411…第1導出部、411a…第1導出部の上面、42…第2主端子、421…第2導出部、421a…第2導出部の上面、43…第3主端子、431…第3導出部、431a…第3導出部の上面、50…ケース、P…基準面。

(57)【要約】

【課題】インダクタンスの低減が可能な半導体モジュールを提供する。【解決手段】一形態に係る半導体モジュール1は、基板30に搭載される第1及び第2トランジスタ10,20とケース50と第1〜第3主端子41〜43とを備え、第1トランジスタの第2主電極12と第2トランジスタの第3主電極23とは電気的に接続され、第1及び第2主端子の一端は、第1トランジスタの第1主電極13及び第2トランジスタの第4主電極22に電気的に接続され、第3主端子の一端は、第2主電極及び第3主電極に電気的に接続され、第1〜第3主端子のうち第1〜第3導出部411,421,431が基準面Pに対して平行に折り曲げられた状態において、基準面に対する、第1〜第3導出部の上面の高さH1〜H3のうち少なくとも一つの高さが、他の高さと異なっている。


【パテントレビュー】

あなたの意見を伝えましょう:


【インターネット特許番号リンク】

インターネット上にあるこの特許番号にリンクします(発見しだい自動作成):